低功耗设计的现状和挑战

原文地址： http://www.edn.com/artICle/CA6504175.html

　　 CMOS 设计已经日渐成为 SoC 设计过程中的必须阶段，无晶圆厂半导体联盟在台湾的一次会议上探讨了 低功耗 CMOS芯片设计的现状，并对面临的挑战提供了一些技巧。演讲者主要涉及到三个问题：什么是一个成功的低功耗设计的基础？对于系统功耗设计师可以做什么？相对于传统方式低功耗设计的主要危险在哪儿？

　　对于第一个关于基础的问题，ARC公司的Gagan指出，除了很明显的需要制程、工具以及支持低功耗设计的库之外，还有一些不太明显的因素也很重要。首先芯片设计者必须知道使用的情况即详细理解终端用户系统是如何工作的，否则无法去做优化和删减；其次他强调软件的重要性，不仅仅是因为软件比起硬件更浪费时间，更重要的是软件在控制硬件方式的节电特性比如时钟调度(cLOCk scaling)和电源控制（power gating）等方面发挥着越来越重要的作用。

　　Faraday科技公司的CJ把目光集中在了系统设计和结构方面，他认为最难的工作是在早期就完成一个计划，然后不同设计师能够齐心协力。功率管理需要全局的优化，而 不是局部最小的集合。

　　Cadence公司的Chi-PINg Hsu告诫设计团队说不能将功耗的节约寄托于低功耗的制程，功率的节约需要的是整个设计过程的努力。他特别指出不能将设计过程中的问题逐级传递，特别是不能一直遗留到验证阶段，即使是最好的团队在采用主动功率管理时也会在设计的验证阶段碰到问题。

　　TSMC的LC Lu也认为这是个全程的问题，任何的遗漏都有可能导致功耗不达标或者芯片设计失败。但是Lu认为Hsu对新制程太悲观，他认为通过转移到新的制程可以节省30%的功耗。

　　关于在系统级可以获得多少功率节省大家也有不同的看法。Gupta再次强调了使用模型。他指出静态和动态功耗应该分别对待，对于诸如MP3等只有在工作时才打开的设备必须注意动态功耗，但是对于诸如手机或网络接口等时刻开机的设备必须注意动态功耗。

　　TSMC的Lu回答说他看到有设计采用新制程后可以在相同的面积上实现两倍的功能并节约了功耗。但是他认为这不仅仅是制程的功劳，相反，它们需要很多主动式的低功耗设计技术，同时很多这样的技术还处于成形阶段，比如DVFS技术目前主要出现在测试芯片中，还没有真正的商用。

　　关于低功耗设计面临的新危险问题，Gupta提出了几点困难。通常设计团队很难知道最终产品的使用情况；另外，对于芯片验证小组来讲，验证用户功能和功耗管理特性变得非常复杂。Hsieh同样认为验证是个大问题，他指出传统流程中从来不会考虑仿真电源节点，但是在主动式功率管理设计中，这是必须的。同时，即使采用了通用电源格式，功率管理的设计数据也很难维持一致性。

　　Hsieh再次强调了验证唤醒和关闭次序的必要性，这可以保证插入正确的电平转换单元。除了验证，他总结说测试也带来很大的挑战。测试设计工具并不能对功率管理功能建立有用的次序。

　　Lu最后总结说除了测试，在结构设计、工具和IP选择以及制程的选取上都可能存在重要的问题。对任何一个问题的失误或者轻视，即使是对于一个高水平的设计团队也会导致失败。

本文关键字：暂无联系方式综合-其它，单片机-工控设备 - 综合-其它