QUALCOMM/内核异步架构
关注高通的朋友应该都知道，高通自始至终对外将异步架构作为骁龙的一个先进技术，其实这是高通ARM处理器能耗控制优秀的关键。那么什么是异步架构设计？
如果我们把智能手机系统看作一个KFC营业厅，处理器就是窗口和窗口后面坐着的服务人员，代表“运算能力”（一位服务员，看作“单核”处理器），指令就是排队的人，而窗口则代表着“吞吐能力”。在中午多人就餐时，一个服务员往往会忙不过来。在这种情况下，就可以增加服务员（处理内核），来提升处理能力。
此时有两种选择，一种是在原服务窗口后面增加一名服务员分担一下工作，而另一种选择则是额外开启一个新窗口，并再配备一名服务员。在计算机系统内，前一种方案就对应异步架构，而后一种方案则对应同步架构。
显然，异步架构的好处是设计简单、实现方便，缺点是性能低、吞吐量差——由于所有数据通过仍只拥有一条通道。假设在一个窗口后安排四名服务员，这个窗口是绝不可能获得四个窗口的工作效率。而同步架构吞吐量要高不少，只不过内核设计更为复杂。当年Pentium D就是为了省事而采用异步架构设计，一下子被采用同步架构设计的Athlon×2打败了。
不过对于运算量要求不高的ARM处理器来说，异步架构是一个不错的设计，再结合任务分发机制可以让多个核心运行在不同的频率下——处理器可以根据程序的复杂程度自动调节各核心各自的频率，按需派活，可以轮休。
比如一边打游戏一边挂QQ、一边下载一边收邮件，需要的功效其实高低不均，所以不需要“四核全开”，只需第1个CPU开足马力，第2个只要开5%，第3个50%，第4个10%就行了。相比之下，同步架构处理器只能同时使用相同频率的多颗核心。这就是“异步架构”技术节能的原因——高通声称这最多可以节约40%的功耗。高通骁龙S4、四核Krait产品都继续沿用异步架构设计。
nvIDIA/4-PLUS-1架构，4+1＜5
也许大家都认为，处理器核心越多，功耗也越高。但英伟达Tegra3却是个例外！英伟达的Tegra 3是一款四核移动处理器；为了让Tegra 3更为省电，英伟达给Tegra 3加了一个协处理内核，正式名称为“4-PLUS-1”。也就是说，Tegra 3实际上是五核处理器，所有的核心都基于Cortex-A9。这个协处理内核执行频率仅为500MHz，采用低功耗技术；而其余的四核心执行速度则达到GHz等级，采用通用或高性能技术。
当手机待机时，其他核心全部处于关闭状态，只有一个主频为500MHz的协处理内核工作，而在需要时系统会切换到四核心运作，这时协处理内核便会关闭，此时系统会依照负载所需性能，决定这4个高效能核心中必须使用几个，以及它们工作频率的高低。该芯片在第5个协处理内核和高性能内核之间的切换速度小于2ms，因此用户一般感觉不出来。NVIDIA声称，与标准四核心设计相比，其节能幅度为14%～61%。
ARM/big.LITTLE架构，ARM的混合动力引擎
性能更强的Cortex-A15内核的出现所带来的能耗增长问题，也让ARM HOLD不住了！在这种情况下，ARM提供了一个新的省电思路——big.LITTLE架构，这将是ARM未来继续贯彻省电高效能原则的武器。
所谓的big.LITTLE技术，与NVIDIA Tegra 3所采用的“4-PLUS-1”有异曲同工之妙。只不过的“4-PLUS-1”是利用现行的两套Cortex-A9架构组成，而big.LITTLE则是由高效能的双核Cortex-A15以及低功耗的双核Cortex-A7组成。big．LITTLE就是在低负载时将系统交由Cortex-A7架构负责，等到有高运算需求时可瞬间切换到高性能的Cortex-A15架构。系统不会因为负责的核心改变而产生改变，使用者也不会感受到转移的影响。
big.LITTLE的诞生，解决了Cortex架构往高效能发展之后所带来的能耗控制问题。这也是ARM对此前不少业界人士质疑ARM走向高效能发展之后是否会忽略功耗控制的最佳回应！
上一篇：何为无线射频遥控器
