当输入的射频信号经由差分混频器解调后，系统会计算出一个信号来控制混频器的增益。这个信号正比于I/Q信息的模数（modulus）。I和Q的成分（来自混频器的输出）互不影响地被低通滤波、平方并且相加。这使得捕捉瞬时的输入信号功率不需要前后相位一致，因为Cos2θ(e)+ Sin2θ(e) = 1。对于一个GMSK输入信号，系统计算出得控制增益的信号应该是一个常数（理想而言，在处理的电路和频道中忽视所有非理想性）因为GMSK为一“常数包络线”（constant envelope）的调制机制。但其他的调制形式并不一定是这种情况。
《图二 差动对数混频器－转换增益对控制字组》
数字处理
强度信号（图一中的MAGF）被传给数字增益控制系统。此信号先由模拟转变到数字，然后与一内部参考基准（内部电流增益水平）相比较。数字控制模块工作原理非常简单。如果强度信号太低，此增益大小将增加一个单位。相对地，如果强度信号太高，此增益大小将降低一个单位。这比较发生在一个数字时钟内，其周期为几微秒，而在时钟周期中，增益大小保持不变。输入强度与内部的参考值（对应编码“7”，即0111为此例）做比较。
所有处理过程都以VHDL 描述。在VHDL语言里，很方便的描述输入信号为“real”数据类型。这使模拟对数字的转换是可行的。VDHL语言结构完全独立于仿真器和算法，任何VHDL模块都能被ADMS RF使用，当然对Verilog也是一样。4位总线输出信号驱动对数混频器。请注意，ADMS RF会自动嵌入适当的信号转换器（对于输入信号由电特性信号转到实数；对于输出由bit转换为电特性信号）。虽然算法很复杂，但自动转换器的嵌入使得非常容易去进行这种类型的仿真。在VHDL、Verilog 和SPICE/Verilog-A信号之间，不同类型信号的连结是允许的，正如ADMS一样
以ADMS RF仿真
ADMS RF的使用方法跟 ADMS一样。在命令?中，.TRAN 语法是被一个 .MODSST 语法所取代。使用调制稳态算法来取替瞬时算法?
param Tsymbol = 3.7u
sst fund1 = 1 G nharm1 = 5
modsst 0 100 * Tsymbol
调制稳态分析算法是一个混合时域和频域的算法。在调制稳态分析时，（模拟）信号以有限阶数的傅立叶级数表示，且带有时变系数。在每一个时间点，仿真器求出这些系数。但是，仿真器挑选时间点的间隔是根据频谱（比如基频信号）变化的比率，而不像瞬时分析取决于射频载波上的变化率。
使用简化的表达式，并且假设在频率“fund1”有一单一基频（载波），信号表示为?
S(t) = vr(out).h(0)
+ vr(out).h(1).cos(w.t) - vi(out).h(1).sin(w.t)
+ vr(out).h(2)cos(.w.t)- vi(out).h(2).sin(2.w.t)
+ vr(out).h(3).cos(3.w.t) - vi(out).h(3).sin(3.w.t)
+ ...
with w == 2.pi.fund1
与单纯的瞬时仿真相比，结果的显示是有点复杂。直流成分能以下指令显示?
.plot FModsst vr(node).h (0)
在任何已知谐波（i）附近的时变频谱，可藉由以下指令显示?
.plot fmodsst vr(node).h(i) vi(node) .h(i)
例如，使用?
.plot fmodsst vr(node).h(1) vi(node) .h(1)
显示一数字调制信号的I(t)和Q(t)信息。
在调制稳态分析过程中，傅立叶展开式的系数全部为复数，这就是为什么它们须经由vr()、vi()、vm()，vp()或者vdb()函数取得。除 .modsst 和 .plot指令，其余netlist为标准ADMS 网表。在这篇例子中，顶层是一个SPICE网表，含有SPICE、Verilog-A和VHDL的子电路。
ADMS RF使用者界面
如(图三)所示，ADMS RF用户界面（UI）与ADMS用户界面相同，而ADMS本身也相似于ModelSim界面。上述是设计刚刚加载时的界面，架构（Structure）窗口（左边）显示电路的设计层次，并以不同的颜色对应其指出描述方式（红色：SPICE；绿色：VHDL；蓝色：Verilog -A）。在仿真之前，波形（Waveform）窗口是空的，使用者能从Net窗口里拖曳所想要的信号到波形窗口。
仿真执行370us，这代表100个GMSK信号的符元周期。对应于1GHz载波，这被翻译为37万个载波周期数。在瞬时仿真时，每个周期至少需要10个点来仿真以保持在合理的精度内，也就是说需要370万点，对用户来说浙江是一个梦魇。幸好ADMS RF提供另一种选择。
《图三 ADMS RF使用者界面》
仿真结果为了有效验证自动增益控制回路，输入信号（1GHz GMSK信号伴随一个随机bit流）藉由V（ATT）信号以人为方式衰减或者放大：衰减信号显示在(图四)中由上往下数的第3张图之仿真结果窗口里。当输入信号的幅度改变时，其变化由模拟处理模块检测，然后数字控制部分计算新的增益以补偿振幅的变化。显然，因为增益只能给予离散的值（在VHDL，数字控制模块输出4位控制字），所以补偿不会非常精确。
在图四中的第2和第5张图，显示了输入和输出I/Q信息。在第4张图，数字信号（B0、B1、B2、B3）显示为数字化（VHDL 标准逻辑）信号。在110us和260us，输入振幅改变了两次，每次变化之后，输出幅度先跟随输入，然后在很短的瞬时内响应后返回到它的额定大小，或者接近于该值。在该期间内，控制模块调整数字增益，使其这是自动增益控制回路所要求的工作模式。在(图五)中输入和输出的波形重叠的地方更清楚地显示出来。
《图四 仿真结果》
《图五 重叠的输入和输出波形》
由于混频器的电流镜上CMOS开关的突然开启或关闭，在输出波形上可以看到有glitch。设定bit到电特性信号转换器的参数，使控制信号（B0?B3）的过渡期发生在10纳秒内。电容的交叠引发了glitch。ADMS RF并不是一个纯行为级建模解决方案，在这个例子里，射频混频器是使用0.25射频CMOS工艺的晶体管级描述，所以能抓到每一个glitch。
与瞬时仿真比较
在SUN Ultra-5-10上，用ADMS RF验证此系统大约花5分钟。在相同的机器、相同的仿真下，如果使用瞬时分析，大约需要33个小时。因此仿真速度大约加快400倍，即有2到3个级数程度的提高。输出文件小于70 k，只计算大约700个时间点（瞬时分析则需要370万个点）。即使在每个时间点上工作量明显更重要时，总的速度提升也是非常显著。
这种回路需要非常多的仿真，以找到在数字模块里数字时钟周期与低通滤波器的数量，以及增益误差的容忍度...等等，之间最好的折衷点。所有这些参数直接影响了回路的速度和稳定度。由于每次仿真仅需5分钟，设计者可以尝试和验证多种组合达成最优化设计。得到优化的参数后，设计者还可以继续进行多种验证仿真，改变电压和温度、在混频器差分结构里引入一些不匹配、在输入的信号里引入增益的不平衡...等等，换句话说我们能在投片之前电路设计进行彻底验证。
结论
这篇论文介绍了ADMS RF在数字自动增益控制回路仿真验证中的使用。AGC系统高是一个射频电路和DSP模块高度整合的例子。对于这类电路验证仿真中遇到的问题，ADMS RF提供一个快速、有效且精简的解决方案。对于这个例子来说，采用ADMS RF仿真比标准（瞬态分析）仿真相比，速度能够加快400倍。（作者任职于Mentor Graphics）
本文关键字：暂无联系方式布线-制版技术，电子学习 - 布线-制版技术
