图5 DAC芯片的版图示意图
图6 电路测试评估板
图7 系统的SFDR结果图(不带校准)
图8 系统的SFDR结果图(带校准)
对封装后的DAC电路进行的初步测试结果表明,该DAC电路工作正常。图7为系统不带校准的实测SFDR,图8为系统带校准后的实测SFDR。可见经过自校准后,电路的SFDR提升了十几个dB,并且谐波也明显减小。
表1 400MHz时钟下,自校准后的转换测试结果统计表
我们对该DAC芯片还进行了其它各项指标的测试,电路在400MHz时钟频率下经过自校准后的测试结果如下表1所示。由表中各项测试数据可见,该芯片的各项性能参数指标优异,表明整个DAC芯片的性能良好。
总结
基于0.25微米Mixed-Signal CMOS制造工艺,本文设计并实现了一个高速高精度单片集成化的数模转换器(DAC)。论文中的DAC电路采用分段式电流舵结构,其时钟的采样频率为400MHz,分辨率为16Bit。电路设计中还采用了电流校准技术,既保证了DAC电路的高精度,也减小了梯度误差的影响。实际流片后的测试结果表明,自校准技术的采用可使DAC
电路的精度和性能得到大幅度的提升,芯片的输出谐波也明显减小。本DAC产品是我们在高速高精度DAC电路研制方面的一次尝试,它的研制成功为我们今后研制开发性能更加优异的数模转换器产品打下了良好的技术基础。
本文关键字:转换器 变换电路,单元电路 - 变换电路